北京のシルク ロードの企業経営サービスCo.、株式会社

Integrity management, solidarity and mutual help, innovation and change, pragmatism and efficiency.

Manufacturer from China
確認済みサプライヤー
7 年
ホーム / 製品 / サーバーCPU /

2.2GHZ卓上までのXeon E5-2696 v4 SR2J0サーバーCPUプロセッサ55Mの隠し場所

企業との接触
北京のシルク ロードの企業経営サービスCo.、株式会社
ウェブサイトにアクセスします
国/地域:china
連絡窓口:Mr
企業との接触

2.2GHZ卓上までのXeon E5-2696 v4 SR2J0サーバーCPUプロセッサ55Mの隠し場所

最新の価格を尋ねる
型式番号 :E5-2696V4 SR2J0
最低順序量 :1 部分
支払の言葉 :T/T、PayPal、ウェスタン・ユニオン、条件付捺印証書および他
供給の能力 :500 1 ヶ月
受渡し時間 :3-5 日
包装の細部 :10cm x 10cm x 5cm
プロセッサ数 :E5-2696V4
プロダクト コレクション :XeonプロセッサE5 v4家族
記号名 :以前プロダクトBroadwell
縦の区分 :サーバ
ステータス :進水させる
進水の日付 :Q1'16
石版 :14Nm
条件を使用して下さい :サーバー/企業
more
企業との接触

Add to Cart

類似の動画を探す
製品の説明を表示

サーバーCPU Xeon E5-2696 v4 SR2J0プロセッサ(to2.2 HZの上の55Mの隠し場所、) -サーバー デスクトップCPU

Xeon E5-2696 v4は2016年にIntelによって導入される64ビットのdocosa中心x86マイクロプロセッサである。このサーバーMPUは2S環境のために設計されている。単一の活動的な中心のための3.7 GHzのターボboostfrequencyの2.2 GHzで作動して、このMPUに150 WのTDPがあり、14 nmプロセスで製造される(Broadwellに基づいて)。
 

概説:

タイプCPU/マイクロプロセッサ
市場区分サーバー
家族
 
Intel Xeon E5 V4
型式番号
 
E5-2696 v4
頻度2300のMHz
バス速度5 GT/s DMI
時計の乗数23
パッケージ2011土地のフリップ破片の土地の格子配列
ソケットソケット2011-3年/R3/LGA2011-3
サイズ2.07" xの2.01"/5.25cm x 5.1cm

 
建築/Microarchitecture:

MicroarchitectureHaswell
プラットホームGrantley EP
プロセッサの中心Haswell EP
CPUID306F2 (SR1XK)
製造工程0.022ミクロン
データ幅64ビット
CPUの中心の数18
糸の数36
浮動小数点の単位統合される
水平に1つの隠し場所のサイズ18のx 32 KBの8方法は連想指示の隠し場所を置いた
18のx 32 KBの8方法は連想データ隠し場所を置いた
レベル2キャッシュ サイズ18のx 256 KBの8方法は連想隠し場所を置いた
水平に3つの隠し場所のサイズ45のMBの20方法は連想共用隠し場所を置いた
多重プロセシング2台までのプロセッサ
延長および技術
  • MMX指示
  • SSE/SIMD延長を流すこと
  • SSE2/SIMD延長2を流すこと
  • SSE3/SIMD延長3を流すこと
  • SSSE3/補足の流出SIMD延長3
  • SSE4/SSE4.1 + SSE4.2/SIMD延長4を流すこと
  • AES/高度の暗号化の標準的な指示
  • AVX/高度のベクトル延長
  • AVX2/高度のベクトル延長2.0
  • BMI/BMI1 + BMI2/ビット操作の指示
  • F16C / 16ビットの浮動小数点転換の指示
  • 溶けるFMA3/3オペランドは指示を増加加える
  • EM64T/Xms 64の技術/Intel 64
  • NX/XDは/ディスエイブル ビットを実行する
  • HT/超通る技術
  • VTx/仮想化の技術
  • TBT/ターボ倍力技術
  • 指示された入力/出力のためのVTd/仮想化
  • TXT/信頼された実行技術
低い電力の特徴SpeedStepの高められた技術
統合されたペリフェラル/部品
統合されたグラフィックどれも
記憶コントローラーコントローラーの数:2
コントローラーごとの記憶チャネル:2
支えられた記憶:DDR4
他のペリフェラル
  • 直接媒体は2.0をインターフェイスさせる
  • 速い道の結合v1.1 (2つのリンク)
  • PCIは3.0インターフェイス表現する(40の車線)を

 
統合されたペリフェラル/部品:

統合されたグラフィックどれも
記憶コントローラーコントローラーの数:2
コントローラーごとの記憶チャネル:2
支えられた記憶:DDR4
他のペリフェラル
  • 直接媒体は2.0をインターフェイスさせる
  • 速い道の結合v1.1 (2つのリンク)
  • PCIは3.0インターフェイス表現する(40の車線)を

 
 










お問い合わせカート 0