最新の価格を尋ねる
サイト会員
10 年
Add to Cart
FM24CL64B-GTRの自動車臨時雇用者。64Kb連続3V F-RAMの記憶
特徴
64KビットFerroelectric不揮発性RAM
8192のx 8ビットとして組織される
読まれる高い持久力10兆は（1013）/書きます
NoDelay™は書きます
高度の高信頼性のFerroelectricプロセス
速い二線式のシリアル・インタフェース
最高バス頻度1つまでのMHzの
EEPROMのための直接ハードウェア取り替え
100つのkHz及び400のkHzのためのサポート遺産のタイミング
低い電力の消費
低電圧操作3.0-3.6V
6つのμAのスタンバイの流れ（+85°C）
業界標準構成
自動車温度-40Cへの+125C
AEC Q100の指定に修飾される
8ピン「緑の」/RoHS SOICのパッケージ
記述
FM24CL64Bは高度のferroelectricプロセスを用いる64Kbit不揮発性メモリです。ferroelectric RAMメモリかF-RAMはRAMのように不揮発性で、読み、書きます行います。それは幾年もの間EEPROMおよび他の不揮発性メモリによって起こされる複雑さ、間接費およびシステム レベルの信頼性問題を除去している間信頼できるデータ保持を提供します。FM24CL64Bはバス速度で書きます操作を行います。遅れを負われます書かないで下さい。次のバス周期はデータ投票のための必要性なしですぐに始まるかもしれません。さらに、プロダクト提供は高のEEPROMより持久力の一桁を書きます。また、F-RAMは操作を書きなさいのでEEPROMが内部的に高い電源電圧をのために書く回路を要求しないより大いに低い電力をの間に書きます表わします。これらの機能は不揮発性メモリの適用要求のためのFM24CL64Bの理想を頻繁にさせますまたは急速書きます。例はの数が周期を長いのEEPROMの時をデータ損失を引き起こすことができる書く産業制御の要求に重大、かもしれない書くデータ収集から及びます。特徴の組合せはシステムのためのより少ない間接費のより頻繁なデータ執筆を可能にします。FM24CL64Bは連続EEPROMのユーザーに相当な利点を提供します、けれどもこれらの利点は取り替え低下のハードウェアで利用できます。装置はよく知られた二線式の（I2C）議定書を使用して業界標準8ピンSOICパッケージで利用できます。装置は-40°Cへの+125°C.の自動車温度較差に保証されます。
Pin構成
Pinの記述
| Pin名前 | タイプ | Pinの記述 |
|---|---|---|
| A0-A2 | 入力 | 装置選り抜き住所0-2:これらのピンが同じ二線式バスの同じタイプの8つまでの装置の1つを選ぶのに使用されています。装置を選ぶためには、2つのピンのアドレス値は奴隷の住所に含まれている対応するビットに一致させなければなりません。住所ピンは内部的におろされます |
| SDA | 入力/出力 | シリアル データ/住所:これは二線式インターフェイスのための二方向ピンです。オープン下水管で、ワイヤーまたは二線式バスの他の装置が付いている‟dあることを意図します。入力バッファはノイズ耐性のためのSchmittの制動機を組み込み、出力運転者は落ちる端のための斜面制御を含んでいます。外的なプルアップの抵抗器は要求されます。 |
| SCL | 入力 | 連続時計:二線式インターフェイスのための連続時計ピン。データは落ちる端の、そして上昇端の装置への部分から時間を記録されます。また入るSCLはノイズ耐性のためのSchmittの制動機入力を組み込みます。 |
| WP | 入力 | 書込禁止:VDDに結ばれたとき、全体のメモリ マップの住所は書込み禁止です。WPが地面に接続されるとき、すべての住所は書かれているかもしれません。このピンは内部的におろされます。 |
| VDD | 供給 | 供給電圧 |
| VSS | 供給 | 地面 |
概観
FM24CL64Bは連続F-RAMの記憶です。記憶配列は8,192のx 8ビット記憶配列として論理的に組織され、業界標準の二線式インターフェイスを使用してアクセスされます。F-RAMの機能操作は連続EEPROMsに類似しています。同じpinoutとのFM24CL64Bと連続EEPROM間の主な違いは目上の人に書きます性能を関連しています。
記憶建築
FM24CL64Bにアクセスするとき、ユーザーは8つのデータ・ビットとの8192の位置にそれぞれ演説します。これらのデータ・ビットは連続的に移ります。8192の住所は奴隷の住所（他の非記憶装置を区別するため）および2バイトの住所が含まれている二線式の議定書を使用してアクセスされます。より低い13ビットだけ記憶にアクセスするためにデコーダーによって使用されます。上部の3つの住所ビットは高密度装置との両立性のための0に将来置かれるべきです。記憶操作のためのアクセス時間は必要な連続議定書の時間を越えて本質的にゼロです。すなわち、記憶は二線式バスの速度で読まれるか、または書かれています。EEPROMとは違って、起こるバス速度に書くので作動可能状態のための装置を投票することは必要ではないです。すなわち、新しいバス トランザクションが部品に移すことができるまでに書操作は完全です。これは次インターフェイス セクションでより詳しく説明されます。ユーザーは速いによるFM24CL64Bからの複数の明らかなシステム便益をEEPROMと比較して周期および高い持久力に書きなさいことを期待します。同様により少なく明らかな利点がどんなにあっても。例えば高い騒音環境に、早く書操作はすぐに完了するのでEEPROMより堕落により少なく敏感です。対照によって、書くようにミリ秒が要求するEEPROMは周期の多くの間に騒ぐために傷つきやすいです。それがVDDが不正確な操作を防ぐデータ用紙の許容の内にあることを保障するユーザーの‟s責任であることに注目して下さい。
二線式インターフェイス
FM24CL64Bは少数のピンか板スペースを使用して二方向の二線式バス議定書を用います。図2はマイクロ制御回路ベースのシステムのFM24CL64Bを使用して典型的なシステム構成を説明します。業界標準の二線式バスは多くのユーザーによく知られていますが、このセクションで記述されています。このデータのためのターゲット装置が受信機の間、慣例では、バスにデータを送っているどの装置でも送信機です。バスを制御している装置はマスターです。マスターはすべての操作のための刻時信号を発生させるために責任があります。管理されているバスのどの装置でも奴隷です。FM24CL64Bは奴隷装置常にです。バス議定書はSDAおよびSCL信号の遷移状態によって制御されます。開始、停止、データ・ビットを含む4つの条件がありますと、または認めて下さい。図3は4つの州を指定する信号の状態を説明します。詳しいタイミング ダイアグラムは電気仕様セクションで示されています。