
Add to Cart
74HC04;74HCT04
六角形のインバーター
特徴
•JEDECの標準いいえ8-1Aに従います
•ESDの保護:HBM EIA/JESD22-A114-Aは2000ボルトMM EIA/JESD22-A115-Aを超過します200 V.を超過します。
•−40から+85 °Cおよび−40 +125 °C.にに指定される。
記述
74HC/HCT04は高速SiゲートCMOS装置で、低い電力ショットキーTTL (LSTTL)と互換性があるピンです。彼らはJEDECの標準いいえ7Aに従って指定されます。74HC/HCT04は6つの逆になる緩衝を提供します。
即時参考データ
GND = 0ボルト;Tamb = 25 °C;tr = tfの≤ 6.0 ns。
記号 | 変数 | 条件 | 典型的 | 単位 | |
HC04 | HCT04 | ||||
tPHL/tPLH | nYへの伝搬遅延nA | CL = 15 pF;VCC = 5ボルト | 7 | 8 | ns |
CI | 入力キャパシタンス | 3.5 | 3.5 | pF | |
CPD | ゲートごとの電力損失キャパシタンス | ノート1および2 | 21 | 24 | pF |
ノート
1. CPDが動的電力損失(µWのPD)を定めるのに使用されています。
PD = CPDの× Vの×CC2の× fIのN + Σ (× CL × VのCC2のfo)ところ:
fI = MHzの入れられた頻度;
fo = MHzの出力された頻度;
CL = pFの出力された負荷キャパシタンス;
VCC =ボルトの供給電圧;
N =合計の負荷切換えの出力;
Σ (× CL × VのCC2のfo) =出力の合計。
2. 74HC04のため:条件はVI = GNDへVCCです。
74HCT04のため:条件はVCCの− 1.5 V.へVI = GNDです。
Fig.1 Pin構成DIP14、SO14および(T) SSOP14。
Fig.2 Pin構成DHVQFN14。 Fig.3論理記号。
Fig.4 IECの論理記号。 Fig.5ロジック・ダイヤグラム(1つのインバーター)。