マイクロチップおよび集積回路LPC1752FBD80の32ビット腕の皮質- M3マイクロ制御回路
概説
LPC1766は統合および低い電力の消費の高レベルを特色にする埋め込まれた適用のための腕の皮質M3によって基づくマイクロ制御回路です。腕皮質M3は高められるのようなシステム強化をデバッグするサポート ブロックの統合の特徴そして高レベルを提供する次世代の中心です。
LPC1766は80までのMHzのCPUの頻度で作動します。腕皮質M3 CPUは3段階のパイプラインを織込み、ペリフェラルのために別のローカル指示およびデータ・バス、また第3バスとのハーバード建築を使用します。腕皮質M3 CPUはまた推測的なブランチ命令を支える内部先取りの単位を含んでいます。
LPC1766の周辺補足物はフラッシュ・メモリ、データ記憶、イーサネットMACのUSB装置/Host/OTGインターフェイス、8チャンネルの一般目的のDMAコントローラー、4つのUARTs、2の64 kbの256 kbをできます2出力I2Sインターフェイスとチャネル、2つのSSPのコントローラー、SPIインターフェイス、3つのI 2Cインターフェイス、2入力、8つのチャネル12ビットADC、10ビットDAC、運動制御PWM、求積法のエンコーダー インターフェイス、4つの一般目的のタイマー、6出力一般目的PWM、別々のバッテリーの供給との超低い力RTC、および70までの一般目的入力/出力ピン含んでいます。
LPC1766はLPC2366 ARM7ベースのマイクロ制御回路にピン互換性があります。
特徴
- 80までのMHzの頻度で動くの腕皮質M3プロセッサ。8つの地域を支える記憶保護の単位(MPU)は含まれています。
- 作り付け皮質M3を入り込みました(NVIC)方向を変えられた割り込みコントローラに武装させて下さい。
- 256 kbのオン破片のフラッシュのprogrammimgの記憶。高められたフラッシュ・メモリの加速装置はゼロ待ち状態との高速80のMHz操作を可能にします。
- (ISP)をプログラムするオン破片のブート・ローダ ソフトウェアによって(IAP)をプログラムする内部システムおよび内部適用。
- 64 kbのオン破片SRAMは下記のものを含んでいます:
- 高性能CPUのアクセスのための局所コード/データ・バスが付いているCPUのSRAMの32 kb。
- より高い効率のための別のアクセス パスが付いている2つの16のkb SRAMのブロック。これらのSRAMのブロックはイーサネット、USBおよびDMAの記憶に、また一般目的CPUの指示およびデータ記憶のために使用するかもしれません。
- 8つのチャネルのSSP、I2S、UART、アナログ-デジタルおよびデジタル アナログ変換器ペリフェラルのタイマーのマッチ信号によって、そして記憶に記憶移動のために使用することができるAHBの多層マトリックスの一般目的のDMAコントローラー（GPDMA）。
- 多層AHBのマトリックスの結合は各AHBのマスターに別のバスを提供します。AHBのマスターはCPU、一般目的のDMAコントローラー、イーサネットMACおよびUSBインターフェイスを含んでいます。この結合は調停の遅れ無しでコミュニケーションを提供します。
- 割れたAPBバスはCPUとDMA間の少数の停止との高い効率を可能にします。
- シリアル・インタフェース:
- RMIIインターフェイスおよび熱心なDMAコントローラーが付いているイーサネットMAC。
- USB 2.0熱心なDMAコントローラーが付いている全速力装置/Host/OTGコントローラーおよび装置、ホストおよびOTG機能のためのオン破片PHY。
- 僅かのボード・レートの生成、内部先入れ先出し法、DMAサポートおよびRS-485サポートが付いている4つのUARTs。1つのUARTに変復調装置制御入力/出力があり、1 UARTにIrDAサポートがあります。
- 2つのチャネルが付いている2.0Bコントローラーはできます。
- 同期、連続の、双方向通信コミュニケーションおよびプログラム可能なデータ長のSPIのコントローラー。
- 先入れ先出し法および多重プロトコルの機能の2つのSSPのコントローラー。SSPインターフェイスはGPDMAのコントローラーと使用することができます。
- 複数アドレス認識およびモニタ モードの400のkbits/sのデータ転送速度の速いモードを支える2つのI2 Cバス インターフェイス。
- 複数アドレス認識およびモニタ モードの1つのMbit/sのデータ転送速度の完全なI2Cバス指定そして速いモード プラスを支える1つのI2 Cバス インターフェイス。
- I僅かの速度制御を用いるデジタル可聴周波入力または出力のための2つのS （相互IC音）インターフェイス。I2SインターフェイスはGPDMAと使用することができます。I2Sインターフェイス サポート3ワイヤーは4ワイヤー データ受け取ります送信し、また主刻時機構入出力。
- 他のペリフェラル:
- 構成可能のプルアップ/抵抗器および新しい、構成可能のオープン下水管のオペレーティング・モードの70の一般目的入力/出力(GPIO)ピン。
- 8つのピン、換算値1つまでのMHz、および多数の結果の記録間で多重型になる入力が付いている12ビット アナログ・ディジタル変換器（ADC）。12ビットADCはGPDMAのコントローラーと使用することができます。
- 熱心な転換のタイマーおよびDMAサポートが付いている10ビット デジタル アナログ変換器（DAC）。
- 合計8捕獲の入力および10の4つの一般目的のタイマー/カウンターは、出力を比較します。各タイマー ブロックに外的な計算の入力およびDMAサポートがあります。
- 三相運動制御のためのサポートとの1つの運動制御PWM。
- 1つの外的な求積法のエンコーダーを監察できる求積法のエンコーダー インターフェイス。
- 外的な計算の入力が付いている1つの標準的なPWM/timerのブロック。
- 別の力の範囲および熱心なRTCの発振器が付いている実時間時計(RTC)。RTCのブロックは電池式のバックアップ記録の64バイトを含んでいます。
- 誤った状態を書き入れればウォッチドッグ タイマー（WDT）は十分時間内のマイクロ制御回路を再調節します。
- 外的なクロックの入力の選択を含むシステム カチカチのタイマー。
- 反復的な割り込みタイマーはプログラム可能および繰り返すことを時間を計られた割り込みを提供します。
- 周辺それぞれにそれ以上の力の節約のための自身の時計のディバイダーがあります。
- 標準的なJTAGテストは/既存の用具との両立性のためのインターフェイスをデバッグします。連続ワイヤーは連続ワイヤー跡の港の選択デバッグし。
- 模範化の跡モジュールは指示実行の妨害的でない、高速実時間トレーシングを可能にします。
- 統合されたPMU （力管理単位）は自動的に睡眠の間にパワー消費量を、熟睡最小にするために、内部調整装置をパワー、および深いパワー モード調節します。
- 4つの減らされた力モード:、および深いパワー睡眠、深睡眠、パワー。
- 3.3ボルトの電源（3.6 V）への2.4ボルトを選抜して下さい。
- 端/水平な敏感として構成可能4つの外部割込み機構の入力。PORT0およびPORT2のすべてのピンは端敏感な割り込み源として使用することができます。
- マスク不能割り込みの(NMI)の入力。
- 主要な発振器の時計、IRCの時計、RTCの時計、CPUの時計およびUSBの時計を反映できるクロック出力機能。
- (WIC)目覚し割り込みコントローラは時計が熟睡、パワー、および深いパワー モードで停止する間、CPUが自動的に起こることができる優先割り込みから目覚めるようにします。
- さまざまなペリフェラルからの割り込みによってパワー モードから目覚しプロセッサ。
- 節電は割り込みおよび強制調整のための別の境界と検出します。
- 調整(POR)パワー。
- 1つのMHzから24のMHzの動作範囲が付いている水晶発振子。
- 4 MHz内部RCの発振器は1%にシステム クロックとして任意に使用することができる正確さを整えました。
- PLLは高周波水晶のための必要性なしで最高CPU率までCPU操作を可能にします。主要な発振器、内部RCの発振器、またはRTCの発振器から動かされるよろしいです。
- 加えられた柔軟性のための USB PLL。
- コードは異なったセキュリティ レベルとの保護(CRP)を読みました。
- 100ピンLQFPパッケージとして利用できる（14 x 14 x 1.4 mm）。
適用
- のeMetering
- 照明
- 産業ネットワーキングの
- 警報システムの
- 白物家電の
- 運動制御
ブロック ダイヤグラム
パッケージの輪郭
LQFP100:プラスチック控えめなクォードの平らなパッケージ;100つの鉛;ボディ14 x 14 x 1.4 mm SOT407-1
