最新の価格を尋ねる
サイト会員
9 年
Add to Cart
特徴
•同期カウントおよび負荷
•2計算はnビット滝のように落ちることのための入力を可能にします
•肯定的端によって誘発される時計
•非同期調整
•出力機能:標準
•ICCの部門:MSI
概説
74HC/HCT160は高速SiゲートCMOS装置で、低い電力ショットキーTTL （LSTTL）と互換性があるピンです。彼らはJEDECの標準いいえ7Aに従って指定されます。
74HC/HCT160は内部先読みを運び、高速カウントに使用することができる特色にする同期presettable 10進カウンタです。同期動作は時計(CP)の肯定的行く端ですべてのフリップフロップを同時に時間を記録してもらうことによって提供されます。
カウンターの出力（Q0からQ3）は高いですにか低レベル前もって調整されるかもしれません。平行の低レベルは時計の肯定的行く端でカウンターに可能になります（PEのための組み立ておよび一時待機時間の条件が満たされることを）提供する荷を積まれるべきデータ入力（D0からD3）で（PEの）ディスエイブルをカウントの行為および原因データ入れることを。事前調整は計算でレベルにもかかわらず可能にします入力を起こります（ヤマドリダケおよびCET）。
マスターの調整入力（氏）の低レベルはCP、PE、CETおよびヤマドリダケの入力でレベルにもかかわらず低レベルにフリップフロップ（Q0からQ3）の4出力をすべて置きま（従って非同期明確な機能を提供します）。
先読みは簡単にしますカウンターの連続に滝のように落ちることを運びます。両方とも数えるために可能にします入力を（ヤマドリダケおよびCET）高くなければなりません数えます。CETの入力は末端の計算の出力（TC）を可能にするために先に与えられます。出力されたこうして可能になったTCはQ0の高レベル出力とほぼ等しい持続期間の高出力の脈拍を作り出します。この脈拍が次の滝のように落とされた段階を可能にするのに使用することができます。
滝のように落とされたカウンターのための最高のクロック周波数はTCの伝搬遅延へのCPおよび次の方式に従ってCPの設定時間へのヤマドリダケによって、定められます:
最高f = 1/t P （最高） （CPへのTC） + tSU （CPへのヤマドリダケ）
PINの記述
| PINいいえ。 | 記号 | 名前および機能 |
|
1 2 3、4、5、6 7 8 9 10 14、13、12、11 15 16 |
氏 CP D0からD3 ヤマドリダケ GND PE CET Q0からQ3 TC VCC |
非同期マスターの調整（活動的な低速） クロックの入力（低にの高さ、端誘発される） データ入力 計算は入力を可能にします 地面（0 V） 平行は可能にします入力（活動的な低速）を 計算は運びます入力を可能になります フリップフロップの出力 末端の計算の出力 肯定的な供給電圧 |
