最新の価格を尋ねる
サイト会員
9 年
Add to Cart
ケイ素のサーキット ボードは DP83848C のイーサネット物理層のトランシーバーを欠きます
DP83848C PHYTER の商業温度の単一の港 10/100 Mb/s のイーサネット物理層のトランシーバー
十分に複数の理性的な力の提供する 10/100 の単一の港の物理層装置特色になる概説は DP83848C 強いです州を含む低い電力の消費を。 これらの低い電力モードは減らされた電力損失による全面的な製品信頼性を高めます。 多数の理性的な力はモードを支える適用が必要とされる操作のために絶対最低の電力量を使用するようにします。 DP83848C は 25MHz 時計を含んでいます。 これは解決の最も低く可能な総額でそれから起因する適用が最低外面の部品と設計することができることを意味します。 DP83848C は外的な変圧器でツイスト ペア媒体に容易にインターフェイスします。 両方の MII および RMII は支えられ設計の容易さそして柔軟性を保障します。 DP83848C は他のすべての標準によって基づくイーサネット解決との両立性そしてインターオペラビリティを保障する 100BASE-TX 両方支えるために統合されたサブレイヤーをイーサネット議定書特色にします、および 10BASE-T を。 DP83848C は小さい形式要素（48 ピン LQFP）で最低板スペースが必要であるように提供されます。
特徴
• ローパワー 3.3V の 0.18µm CMOS の技術
• 低い電力の消費 < 270mW="" Typical="">
• 3.3V MAC インターフェイス
• 10/100 Mb/s のために自動MDIX
• エネルギー検出モード
• 25 の MHz の時計
• SNI インターフェイス（構成可能）
• RMII の Rev. 1.2 インターフェイス（構成可能）
• MII 連続管理インターフェイス（MDC および MDIO）
• IEEE 802.3u MII
• IEEE 802.3u 自動交渉および平行検出
• IEEE 802.3u の ENDEC、10BASE-T トランシーバーおよびフィルター
• IEEE 802.3u の PCS、100BASE-TX トランシーバーおよびフィルター
• 適応性がある同等化の統合された ANSI X3.263 迎合的な TP-PMD の物理的なサブレイヤーおよびベースラインは補償さまよいます
• 137 メートルまでの誤りが無い操作
• プログラム可能な LED のサポート リンク、10 /100 Mb/s モード、活動および衝突は検出します
• 完全な PHY の状態のための記録のアクセスを選抜して下さい
• 10/100 個の Mb/s の包み BIST （自己テストで造られる）
• 48 ピン LQFP パッケージ（7mm） x （7mm）
特別な関係
| 信号の名前 | タイプ | Pin | | 記述 |
| RBIAS | I | 24 | バイアス抵抗器の関係。 4.87 kΩ 1% の抵抗器は RBIAS から GND に接続されるべきです。 |
| PFBOUT | O | 23 | 力のフィードバックの出力。 平行帽子、10µ F （好まれるタンタル）および 0.1µF は PFBOUT の近くに、置かれるべきです。 PFBIN1 （ピン 18）および PFBIN2 （ピン 37）にこのピンを接続して下さい。 適切な配置ピンについてはセクション 5.4 を見て下さい。 |
| PFBIN1 PFBIN2 | I |
18 37 |
力のフィードバックの入力。 これらのピンは PFBOUT ピンからの力と与えられます。 0.1µF の小さいコンデンサーは各ピンの近くで接続されるべきです。 注: PFBOUT から以外これらのピンに電源を供給しないで下さい。 |
| 予約 | 入力/出力 | 8,9,10,11,12 | 予約: これらのピンは接続されていない残っていなければなりません。 |
| 予約 | 入力/出力 | 20,21 | 予約: これらのピンは AVDD33 供給への 2.2 の kΩの抵抗器を通して抜かれなければなりません。 |
電源ピン
| 信号の名前 | PIN# | 記述 |
| IOVDD33 | 32,48 | 入力/出力 3.3V の供給 |
| IOGND | 35,47 | 入力/出力の地面 |
| DGND | 36 | デジタル地面 |
| AVDD33 | 22 | アナログ 3.3V 供給 |
| AGND | 15,19 | アナログの地面 |
