最新の価格を尋ねる
サイト会員
10 年
Add to Cart
元の IC の電子部品 74HC585D はまたはゲート CMOS 装置二倍になり、
74HC58 はゲート AND-OR の二倍になります
特徴
• 出力機能: 標準
• ICC 部門: SSI
概説
74HC58 は高速 Si ゲート CMOS 装置で、低い電力ショットキー TTL （LSTTL）と互換性があるピンです。 それは JEDEC の標準いいえ 7A に従って指定されます。
「58"は AND-OR のゲートの 2 つのセクションを提供します。 1 つのセクションは 2 全体をの 3 入力（1A への 1F） AND-OR ゲート含み、第 2 セクションは 2 全体をの 2 入力（第 2 への 2A） AND-OR ゲート含んでいます。
即時参考データ
| 記号 | 変数 | 条件 | 典型的な HC | 単位 |
| tPHL/の tPLH |
伝搬遅延 1n への 1Y 2n への 2Y |
CL = 15 pF; VCC の = 5 ボルト |
11 9 |
ns ns |
| CI | 入力キャパシタンス | 3.5 | pF | |
| CPD | ゲートごとの電力損失キャパシタンス | ノート 1 および 2 | 18 | pF |
ノート
1. CPD が動的電力損失（µW の PD）を定めるのに使用されています: PD = CPD の × VCC2 の × fi + ∑ （CL の × VCC2 の × fo）ところ: fi = MHz の入れられた頻度 fo = MHz の CL の出力された頻度 = pF VCC の出力された負荷キャパシタンス = V の∑ （CL の × VCC2 の × fo）の供給電圧 = 出力の合計
2. HC のために条件は VCC へ VI = GND です
